第一部分 概况 第1章 网络技术的革命—分布运算和网络汇聚 3 1.1 开始阶段 3 1.2 工作组计算机代替了大型机的继续发展 4 1.3 第一个局域网(LAN,Local Area Network) 4 1.4 把大型机放到桌面上:PC和工作站 5 1.5 客户端/服务器(C/S,Client/Server)模式 6 1.6 分组交换与电路交换网络的对比 7 1.7 因特网、路由和相关的Web技术 8 1.8 网络管理 10 1.9 交换局域网、快速以太网和光纤分布式数据接口(FDDI) 11 1.10 IP网络:Intranet和Extranet 11 1.11 IP电话 12 1.12 ATM、局域网仿真、异步传输模式多协议(MPOA)和IP over ATM 13 1.13 无线和移动网络 14 1.14 1Gbit/s和10Gbit/s以太网 15 1.15 存储网络 15 1.16 网络汇聚 16 1.17 光网络突飞猛进 16 1.18 处理器:RISC、数字信号处理器(DSP)和片上系统(SOC)的集成 17 1.19 带宽和QoS需求 19 1.20 交换革命:从二层交换到路由器到三层交换 19 1.21 MPLS、l交换和波长路由器 20 1.22 VPN 21 1.23 协同处理器的安全性 22 1.24 流量引擎(TE) 22 1.25 QoS 23 1.26 性能限制对通信网络设备的影响 23 1.27 总结 24 第2章 网络处理器的基本内容 26 2.1 什么是网络处理器 26 2.2 网络设备功能模块 26 2.2.1 物理层接口 27 2.2.2 交换结构 27 2.2.3 数据包处理 27 2.2.4 主处理 28 2.3 更进一步看数据包处理 28 2.4 采用标准的现有CPU进行设计的折中方案 28 2.5 采用ASICS进行设计的折中方案 30 2.6 网络处理器的突破 31 2.7 网络处理器的优势 32 2.8 网络处理器的分类 33 2.9 总结 34 第3章 数据包处理过程 35 3.1 网络整体脉络:客户、访问、边缘和核心 35 3.2 网络处理发展的时间序列 39 3.3 对于网络设备压倒一切的需求 40 3.4 数据和控制平面的处理过程 41 3.5 数据包处理操作 42 3.5.1 数据包封装成帧 42 3.5.2 模型搜索和数据包分类 42 3.5.3 CAM (内容寻址存储器) 44 3.5.4 查找引擎 45 3.5.5 数据包解析 45 3.5.6 数据包分类和快速转发 45 3.5.7 修改(Modification) 47 3.5.8 交换 47 3.5.9 流量管理和其他操作 47 3.6 总结 47 第二部分 网络处理器的体系结构 第4章 IBM PowerNPTM 51 4.1 IBM PowerNP的概况 51 4.2 体系结构 52 4.3 NP4GS3的主要功能模块 54 4.4 专用协处理器和辅助硬件 57 4.5 软件体系结构 59 4.6 围绕NP4GS3的系统和软件开发 59 4.7 NP4GX——IBM的下一代OC-48网络处理器 61 4.8 使用NP4GS3进行设计时的折中考虑 61 4.9 总结 62 第5章 Intel IXATM网络处理器 63 5.1 Intel IXA的概况 63 5.2 体系结构 64 5.3 软件体系结构 68 5.4 围绕IXA体系结构NPU的软件和系统开发 69 5.5 使用Intel NPU进行设计时的系统考虑和折中 69 5.6 总结 76 第6章 AMCCnPTM系列网络处理器 77 6.1 nPTM的体系结构的概况 77 6.2 nP系列网络处理器的软件开发 79 6.3 流量管理 80 6.4 交换结构 82 6.5 使用AMCC nP系列NPU进行设计时的系统考虑 83 6.6 第五代技术 85 6.7 总结 85 第7章 Agere PayloadPlus 系列网络处理器 87 7.1 PayloadPlus 体系结构 87 7.2 快速模式处理器FPP 89 7.3 路由交换处理器RSP 90 7.4 ASI 芯片 92 7.5 双漏桶算法DLB 94 7.6 Agere APP750NP(EX-NP10)和APP750TM(EX-TM10)芯片组 94 7.7 Agere APP550(EX-INP5)网络处理器 96 7.8 PayloadPlus系列网络处理器的系统和软件开发 97 7.9 总结 99 第8章 Motorola C-PortTM系列网络处理器 100 8.1 C-Port体系结构概述 100 8.2 NPU 的体系结构 101 8.3 Q-5 TMC芯片 104 8.4 C-Port系列处理器的软件开发 107 8.5 使用C-Port系列网络处理器进行系统开发 109 8.6 总结 109 第9章 网络处理器的其他结构 110 9.1 Silicon Access Network公司的iFLOWTM芯片组 111 9.2 BAY微系统公司的MontegoTM和InPTM芯片组 114 9.3 Cognigine 117 9.4 EZchip公司的TOPcoreTM芯片 120 9.5 Vitesse IQTM系列网络处理器 123 9.6 Wintegra 125 9.7 Xelerated分组设备 126 9.8 其他方法 127 9.9 总结 127 第10章 网络处理的其他方案—Net ASIC芯片和IP Core设计 129 10.1 Net ASIC 129 10.2 使用IP Core进行设计 130 10.3 MIPS技术 131 10.4 ClearSpeed 技术 133 10.5 Tensilica技术 138 10.6 FLIX:可配置VLIW结构 145 10.7 ARC核心技术 146 10.8 Improv系统技术 147 10.9 总结 148 第三部分 网络处理器的外围支撑芯片—存储处理器、分类处理器、查找引擎、交换结构、流量管理器 第11章 存储网络处理器 153 11.1 存储网络发展历史和背景 153 11.2 存储区域网络技术 155 11.3 光纤通道(FC) 156 11.4 IP存储 158 11.4.1 网络接口卡(NIC) 158 11.4.2 存储主机总线适配器 159 11.4.3 iSCSI适配器 159 11.5 存储虚拟化 159 11.6 因特网小型计算机系统接口协议(iSCSI) 161 11.7 IP光纤通道(FCIP) 162 11.8 光纤通道与iSCSI桥接 163 11.9 存储网络处理器(SNP)的典型应用 163 11.10 对存储网络处理器(SNP)的要求 163 11.11 TCP 终端引擎或TCP卸载引擎(TOES) 164 11.12 范例分析一:Trebia网络SAN协议处理器(SPP) 167 11.13 范例分析二:SilverbackSystems存储网络访问处理器(iSNAPTM) 169 11.14 存储网络安全 171 11.15 安全存储网络处理器的发展趋势 172 11.16 总结 173 第12章 查找引擎 174 12.1 查找引擎的包分类背景知识 174 12.2 内容寻址存储器(CAM) 175 12.3 内容寻址存储器结构 176 12.4 CAM的查找表管理 178 12.5 CAM使用(系统工程观点) 181 12.6 基于查找引擎的CAM的缺陷 182 12.7 进一步的发展 184 12.8 查找引擎的其他实现方法 185 12.9 总结 186 第13章 分类处理器 188 13.1 两种类型的数据包分类 188 13.2 查找和转发 190 13.3 用于管理查找表更新的算法 194 13.4 支持查找和转发的算法和数据结构 195 13.5 深度数据包分类 197 13.6 基于多个域的分类 198 13.7 实现 200 13.8 分类处理器还是CAM 201 13.9 分类功能集成还是独立 204 13.10 个案研究:Raqia的正则表达式分类处理器 205 13.11 总结 208 第14章 交换结构 209 14.1 交换结构的定义 209 14.2 交换的基本原理 209 14.3 拥塞 213 14.4 基本交换单元 213 14.5 常见的交换平台 214 14.6 多服务路由/交换设备的发展 215 14.7 背板描述 218 14.8 交换结构的扩展性 219 14.9 交换结构的冗余 220 14.10 路由交换系统的考虑 222 14.11 交换结构的体系结构 223 14.11.1 输入缓存和输出缓存交换 224 14.11.2 带缓存的交叉开关 226 14.11.3 仲裁交叉开关 227 14.11.4 共享内存交换机 228 14.12 多级开关 229 14.12.1 基于Banyan网的交换机 229 14.12.2 Batcher-Banyan交换机 230 14.13 其他例子 231 14.14 一组商业应用 231 14.15 Agere交换结构 237 14.16 总结 240 第15章 流量管理器 241 15.1 流量管理器的定义和目的 241 15.2 流量管理器作为独立芯片 241 15.3 流量管理的基本概念 242 15.4 面向QoS的协议 245 15.4.1 RSVP 245 15.4.2 IntServ 246 15.4.3 DiffServ 246 15.5 主要的任务和算法 248 15.6 统计 249 15.7 流量标记、整形和监管 249 15.8 拥塞管理 250 15.9 调度和缓冲管理 253 15.10 总结 256 第四部分 集腋成裘(Putting Everything Together) 第16章 系统工程学问题 259 16.1 存储器子系统 259 16.1.1 DRAM的特性 260 16.1.2 SRAM的特性 262 16.1.3 CAM 263 16.2 网络处理单元(NPU)体系结构问题 263 16.3 软件开发问题 264 16.4 软件开发成本 266 16.5 个案研究:一台多重服务路由器(MSR)的设计 268 16.5.1 任务定义 268 16.5.2 设计方案 269 16.5.3 初步设计概况 269 16.5.4 交换结构 273 16.5.5 系统考虑 274 16.5.6 资源预算 277 16.6 总结 277 第五部分 安全协处理器 第17章 安全协处理器 281 17.1 注释 281 17.2 导言 281 17.3 网络处理中的安全通信应用 282 17.3.1 VPN 282 17.3.2 执行安全电子交易 283 17.3.3 无线安全 283 17.4 加密学:一些基本概念 284 17.4.1 私人的或系统密钥加密 285 17.4.2 公共密钥密码学 285 17.5 拥塞密码、流密码和加密模式 287 17.5.1 拥塞密码 287 17.5.2 流密码 289 17.5.3 密码模式 290 17.6 通信中关于密码的重要想法 291 17.6.1 弱密钥 292 17.6.2 协议敏感加密 292 17.6.3 散列 293 17.6.4 消息认证码(MAC) 294 17.6.5 数字签名 294 17.6.6 会话密钥交换 294 17.6.7 数字证书 294 17.6.8 嵌入的序列计数器 295 17.6.9 地址通道 295 17.6.10 时间戳(认可) 296 17.6.11 密钥再生成 296 17.6.12 安全联盟(SA) 296 17.7 公共密码学算法 296 17.7.1 DES和Rijndael算法 296 17.7.2 Diffie-Hellman(DH)算法 298 17.8 公共密钥加密算法 300 17.9 标准安全协议 302 17.9.1 IPSec 303 17.9.2 SSL 305 17.10 安全协处理器的分类 306 17.11 使用安全协处理器的系统考虑 307 17.11.1 IPSec加速器 309 17.11.2 SSL加速器 310 17.12 总结 310 附录Ⅰ 网络处理器产品及平台一览表 311 附录Ⅱ 对应各类链路速率和分组大小的典型流量 314 附录Ⅲ 网络处理器标准化历程 315 英汉缩略语对照表 320 |
商品评论(0条)