Cadence Concept HDL & Allegro原理图与PCB设计

.2.4 项目结构和项目文件
2.5 设置一个设计项目
2.5.1 创建和更改项目基础设计
2.5.2 设置库
2.5.3 更改工具设置
2.5.4 创建site.cpm文件
2.6 小结
2.7 习题
第3章 concept hdl原理图设计系统
3.1 原理图的设计步骤
3.2 concept hdl的用户界面
3.2.1 菜单栏
3.2.2 工具栏
3.3 concept hdl的编辑环境
3.3.1 设置concept hdl
3.3.2 画面操作
3.3.3 基本编辑操作
3.3.4 显示
3.3.5 应用stroke
3.3.6 群组（group）
3.4 绘制电路原理图
3.4.1 产生一个设计页
3.4.2 设置格点
3.4.3 调入图框
3.4.4 放置、删除和移动元件
3.4.5 绘制导线
3.4.6 添加和修改网络名称
3.4.7 绘制总线分支线和加网络名
3.4.8 添加输入/输出端口
3.4.9 添加电源入及接地符号
3.4.10 放置线路节点
3.4.11 编辑属性
3.4.12 编辑页
3.4.13 检查原理图
3.4.14 保存原理图文件
3.5 打包原理图文件
3.5.1 原理图打包
3.5.2 输出料单
3.5.3 网表报告
3.5.4 erc-dxt工具
3.6 传递数据到pcb（allegro）
3.7 交叉标注原理图
3.8 原理图打印
3.8.1 设置打印机
3.8.2 打印输出
3.8.3 原理图保存成pdf文件
3.9 原理图文件的归档（archive）
3.10 小结
3.11 习题
第4章 设计层次化原理图
4.1 层次化设计的技术特点
4.2 模块的创建
4.2.1 添加模块符号
4.2.2 添加模块符号管脚
4.2.3 编辑模块符号的属性
4.2.4 在模块符号间连线
4.3 设计层次原理图
4.3.1 自顶向下设计层次原理图
4.3.2 自底向上设计层次原理图
4.4 由原理图生成模块符号
4.5 原理图的打包与打印
4.6 小结
4.7 习题
第5章 约束管理器
5.1 约束管理器简介
5.2 约束管理器的用户界面
5.2.1 启动约束管理器
5.2.2 约束管理器界面简介
5.3 对象（object）
5.3.1 管脚对
5.3.2 网络和扩展网络
5.3.3 总线
5.3.4 匹配群组
5.3.5 差分对
5.3.6 设计和系统
5.4 约束设置
5.4.1 设置信号完整性的约束
5.4.2 设置时序约束
5.4.3 设置走线的约束
5.4.4 定制约束
5.5 约束集的创建和参考
5.5.1 约束集的创建
5.5.2 约束集的参考
5.6 原理图和约束管理器同步
5.6.1 在原理图中查看约束管理器中的约束
5.6.2 在原理图中修改约束
5.6.3 在原理图中添加和重命名网络
5.7 在原理图和pcb之间同步约束
5.7.1 将约束从原理图传递到pcb
5.7.2 将约束从pcb传递到原理图
5.8 约束分析
5.9 小结
5.10 习题
第6章 candence原理图元件库制作
6.1 cadence原理图库结构
6.1.1 打开一个库项目
6.1.2 cadence原理图库结构
6.2 原理图库管理工具——library explorer
6.2.1 新建一个库项目
6.2.2 library explorer界面简介
6.2.3 利用library explorer创建一个新库和一个新元件
6.3 part developer
6.3.1 菜单栏和工具栏
6.3.2 元件编辑器
6.3.3 设置part developer
6.3.4 part developer创建元件的方法
6.4 创建平面元件
6.4.1 创建新元件
6.4.2 创建封装
6.4.3 添加逻辑管理脚
6.4.4 指定管脚图
6.4.5 将电源管脚从[logical pins]栏移到[global pins]栏
6.4.6 管脚映射
6.4.7 创建符号
6.4.8 元件校验
6.5 由pdf文件创建元件
6.5.1 将管脚信息拷贝到excel表格中
6.5.2 将excel文件内容拷贝到part developer中
6.6 创建多个符号分开的元件
6.7 创建一个具有多个功能组的不对称元件
6.8 创建sizeable和hax_fixed_size属性的符号
6.8.1 创建符号
6.8.2 修改符号
6.9 修改元件
6.9.1 修改逻辑管脚
6.9.2 修改封装
6.9.3 修改符号
6.10 元件列表编辑器
6.10.1 启动元件列表编辑器并创建元件列表文件
6.10.2 修改元件列表
6.11 元件模板
6.11.1 创建模板
6.11.2 调用模板
6.11.3 根据模板校验元件
6.11.4 从元件中提取模板
6.12 小结
6.13 习题
第7章 allegro pcb设计系统简介
7.1 allegro的工作流程
7.2 allegro的图形用户界面
7.2.1 启动allegro
7.2.2 用户界面简介
7.3 小结
7.4 习题
第8章 allegro pcb设计的常用操作命令
8.1 常用系统参数的设定
8.1.1 整体绘图参数设定
8.1.2 绘图选项参数的设定
8.1.3 叠层参数设定
8.1.4 颜色参数设定
8.1.5 栅格参数设定
8.1.6 显示控制栏的设定
8.2 视图操作
8.3 allegro的文件管理
8.3.1 allegro的工作文件
8.3.2 allegro的逻辑文件
8.4 设计区域管理
8.5 显示信息
8.5.1 显示元件信息
8.5.2 显示测量信息
8.5.3 显示高亮和关闭高亮
8.5.4 显示鼠线和关闭鼠线显示
8.6 设计规则检查
8.6.1 设置设计规则
8.6.2 标准设计规则
8.6.3 间距设计规则
8.6.4 物理设计规则
8.6.5 区域设计规则
8.6.6 其他设计规则
8.7 元器件的布局
8.7.1 手动布局
8.7.2 用concept hdl原理图手工放置器件
8.7.3 用quickplace进行布局
8.7.4 用specctra进行自动布局
8.7.5 高级布局技巧
8.8 布线
8.8.1 设置过孔焊盘
8.8.2 添加和删除连接的相关命令
8.8.3 自动布线
8.9 铺铜设计
8.9.1 阳板铺铜
8.9.2 阴板铺铜
8.9.3 铜层的编辑修改
8.10 后处理
8.10.1 gloss优化命令
8.10.2 丝印调整
8.10.3 原理图和pcb之间的一致性检查
8.11 设计检查
8.11.1 drc检查report等
8.11.2 其他项目的检查
8.12 cam输出
8.12.1 生成数控文件
8.12.2 生成光绘文件
8.12.3 生成坐标文件
8.12.4 光绘文件的检查
8.13 小结
8.14 习题
第9章 allegro pcb设计准备
9.1 创建焊盘
9.1.1 焊盘设计器
9.1.2 smt焊盘设计
9.1.3 通孔焊盘设计
9.1.4 盲理孔设计
9.2 创建元件封装符号
9.2.1 封装编辑器
9.2.2 手工创建一个pcb元件
9.2.3 利用向导创建pcb元件封装
9.3 创建format符号
9.4 创建shape符号
9.5 创建flash符号
9.6 创建pcb外形框图符号
9.7 小结
9.8 习题
第10章 pcb设计实例
10.1 设计pcb外形框图符号
10.2 生成主设计文件
10.3 网表文件的导入
10.4 设置电路板叠层结构和颜色
10.5 设置设计规则
10.6 元器件的布局
10.7 布线和铺铜
10.8 后处理
10.9 cam输出
10.10 小结
10.11 习题
第11章 specctra布线工具
11.1 specctra简介
11.1.1 启动specctra
11.1.2 specctra图形窗口及基本操作
11.2 设置规则
11.2.1 布局规则
11.2.2 布线规则
11.3 放置元件
11.4 自动和交互布线
11.4.1 设置布线控制
11.4.2 用do文件进行自动布线
11.4.3 扇出
11.4.4 自动布线
11.5 小结
11.6 习题
第12章 allegro的其他高级功能
12.1 各种网表文件的导入
12.1.1 从concept hdl到allegro
12.1.2 从其他第三方逻辑设计数据到allegro
12.2 allegro中的数据导入和导出功能
12.2.1 库文件的导出功能
12.2.2 技术文件的导入和导出功能
12.2.3 dxf文件的导入和导出功能
12.3 焊盘库和封装符号库的路径设置
12.4 文件属性操作
12.5 脚本文件
12.6 笔画命令stroke
12.7 功能键和别名的设置
12.8 逻辑操作
12.8.1 差分对设置命令
12.8.2 直流网络设置命令
12.8.3 器件位号设置命令
12.9 更新元件封装符号
12.10 测试点设计
12.10.1 设计测试点前的准备工作
12.10.2 测试点参数设置
12.10.3 手工设计测试点
12.10.4 测试点的固定
12.11 dfa检查
12.12 输出报告
12.13 技术文件比较
12.14 数据库检查
12.15 小结
12.16 习题
第13章 先进的约束驱动pcb设计
13.1 创建设计重用符号
13.1.1 创建一个设计项目
13.1.2 创建原理图并打包
13.1.3 创建pcb模块
13.1.4 创建逻辑重用符号
13.2 重用模块
13.2.1 创建一个顶层的层次原理图
13.2.2 打包设计到pcb
13.2.3 在pcb中调用模块
13.3 利用约束管理器在原理图和pcb之间同步约束
13.3.1 在allegro中查看、修改和添加约束
13.3.2 在原理图中导入并查看约束
13.3.3 用原理图中的约束重写pcb中的约束
13.3.4 约束管理器的其他功能
13.4 自动和交互布线
13.4.1 叠层的设置
13.4.2 自动和交互布线
13.4.3 检查布线结果
13.5 小结
13.6 习题
附录
f.1 allegro的菜单、键入命令和命令解释
f.2 中英文术语对照表